基本信息
- 项目名称：
- 基于NIOS II的DDS双踪函数发生器设计
- 来源：
- 第十二届“挑战杯”作品
- 小类：
- 机械与控制
- 大类：
- 科技发明制作A类
- 简介：
- 本设计应用Altera公司的CycloneII系列芯片基于NiosⅡ嵌入式处理器的SOPC技术，设计完成了双踪函数信号发生器系统。信号发生器基于DDS原理以及结合Nios软核作为外围和数据控制器，单片FPGA芯片实现高精度、高频率的双通道各信号源的产生，并较全面的利用了Quartus和NiosIDE的设计方法。
- 详细介绍：
- 当前FPGA技术正处于高速发展阶段，新型芯片的规模越来越大，功耗越来越小，价格也越来越低，低端的FPGA已逐步取代了传统的数字器件，具有灵活高速等特点。基于EP2C5芯片的DDS函数发生器，充分利用了FPGA Nios软核作为外围接口和数据控制，硬逻辑方面应用DDS原理，将所需生成的波形写入ROM表，按照相位累加原理合成任意波形，使输出波形稳定，精度高，频率范围大，容易产生高频。 设计使用现有开发板，从底层Verilog设计到nios核生成编程，以及Modelsim仿真和资源优化，较完整的完成整个设计，为当前大学生Soc课程提供了一个更为全面的例程，对弥补理论性较强而缺乏实践的课堂起到一定补充作用。同时本设计设计精度，质量以及稳定性较好，满足一定的工业或商业要求，适当调整后可作为相关产品代码支持。 本设计通过六个按键，控制输出方波，三角波，锯齿波，正弦波，频率，相位和方波占空比可调，并在液晶上实时显示（界面深度为4）。
作品图片
作品专业信息
设计、发明的目的和基本思路、创新点、技术关键和主要技术指标
- 本设计应用Altera公司的CycloneII系列芯片基于NiosⅡ嵌入式处理器的SOPC技术，设计完成了双踪函数信号发生器系统。信号发生器基于DDS原理以及结合NIOS软核作为外围和数据控制器，单片FPGA芯片即实现高精度、高频率的双通道信号源的产生。同时较全面的利用Quartus和NiosIDE的设计方法，为大学生Soc原理与应用和嵌入式设计提供了一种全面全新的设计例程，对于提高在校大学相关设计和实践提供了一种新思路。 关键及主要指标是如何利用较少的资源并协调软核和高速DDS硬逻辑模块的连接，并提供一个完整且可实行的例程，软件仿真和实物验证确定最后设计的完成。
科学性、先进性
- 本设计运用SOPC技术设计NIOS II软核作为逻辑控制器，充分利用CycloneII芯片片上资源，同时运用DDS技术设计FPGA硬逻辑函数发生部分，实现高精度、高频率的信号源产生，设计过程全面完整可行，也为大学生Soc原理与应用和嵌入式设计提供了一种全面全新的设计例程，对于提高在校大学生各相关设计和实践提供了一种新思路。 当前很多设计未能充分利用FPGA的软核NIOS设计功能，使用外部MCU+FPGA的方案来实现高速函数信号的发生。本设计简化了设计步骤，避免了不同芯片连接可能产生的不可预测错误和麻烦，将整个设计嵌入一块芯片中降低设计成本，且效果显著。
获奖情况及鉴定结果
- 本作品于2011年5月获得校级特等奖获推省赛资格。 本作品于2011年6月获推国赛资格。
作品所处阶段
- 实验室阶段
技术转让方式
- 无
作品可展示的形式
- 磁盘、图片
使用说明,技术特点和优势,适应范围,推广前景的技术性说明,市场分析,经济效益预测
- 设计通过六个按键，控制输出方波，三角波，锯齿波，正弦波，频率，相位和方波占空比可调，并在液晶上实时显示（界面深度为4）。 作品设计思路清晰可行，主要为大学相关课程提供一种新的例程或为相关比赛、实践提供一种方法。对解决当前有关SOC原理和嵌入式的大学例程滞后单一起到一定帮助。 同时本设计设计精度，质量以及稳定性较好，满足一定的工业或商业要求，适当调整后可作为相关产品代码支持。
同类课题研究水平概述
- 无
