基本信息
- 项目名称：
- HDB3编译码器的FPGA实现
- 来源：
- 第十二届“挑战杯”省赛作品
- 小类：
- 信息技术
- 大类：
- 科技发明制作A类
- 简介：
- 本设计主要实现的功能是在发送端对基带信号进行HDB3编码，在接收端对已进行HDB3编码的信号进行HDB3译码，还原出原来的基带信号。其中主要涉及到的技术包括使用VHDL语言进行时序逻辑设计，串并与并串转化，以及模块化的设计等。
- 详细介绍：
- 再改
作品专业信息
设计、发明的目的和基本思路、创新点、技术关键和主要技术指标
- 传统的HDB3编译码一般是通过专用集成芯片或中小规模的数字集成电路构成的。这种电路往往存在电路设计复杂,体积大,抗干扰能力差以及设计困难、设计周期长等缺点因此HDB3编译码电路的模块化、集成化已成为发展趋势.它不仅可以使系统体积减小、重量减轻且功耗降低,同时可使系统的可靠性大大提高。采用可编程逻辑器件和硬件描述语言,同时利用其供应商提供的开发工具可大大缩短数字系统的设计时间,节约新产品的开发成本,另外,还具有设计灵活,集成度高,可靠性好,抗干能力强等特点。在实际应用中在同一片FPGA中还设计了光电编码器计数单元、输入脉冲计数器、I/O接口、保护电路、译码器等全部外围数字逻辑电路，它可以与DSP、A/D芯片和接口电路构成非常简洁系统。采用FGPA构成HDB3编译码器的方案，具有低成本、高灵活性、高集成度、高可靠性等优点。
科学性、先进性
- 所设计的HDB3编解码模块简单实用，利用FPGA实现HDB3编解码功能具有很强的灵活性，可以集成到不同的通信系统中，提高系统设计的速度。这里所涉及的仿真均为带有时序信息的仿真，仿真时钟频率设为100 MHz，即hdb3码率为50MHz时，该设计依然运行稳健，而该频率远远大于HDB3码应用的最高频率32MHz。
获奖情况及鉴定结果
- 山西大学第十五届“创新挑战杯”学生课外学术科技作品竞赛一等奖
作品所处阶段
- 实验室阶段
技术转让方式
- 原创
作品可展示的形式
- 模型
使用说明,技术特点和优势,适应范围,推广前景的技术性说明,市场分析,经济效益预测
- HDB3码是数字基带通信系统中重要组成部分之一，因其具有无直流成份，检错能力强，具有时钟恢复性能等优点，成为ITU推荐使用的基带传输码型之一。利用FPGA实现HDB3编解码功能具有很强的灵活性，可以同其它数字电路一起配置在FPGA中，集成到不同的通信系统中，提高系统设计的速度。
同类课题研究水平概述
- HDB3码(High Density Bipolar Code of 3 order，三阶高密度双极性码)是串行数据传输的一种重要编码方式，也是数字通信系统中重要组成部分之一。和最常用的NRZ码(Non—Return Zero，非归零码)相比，HDB3码具有很多优点，例如：消除了NRZ码的直流成分，具有时钟恢复和更好的抗干扰性能，这使它更适合于长距离信道传输。同时，HDB3码具有较强的检错能力，当数据序列用HDB3码传输时，若传输过程中出现单个误码，其极性交替变化规律将受到破坏，因而在接收端根据HDB3码这一独特规律特性，可检出错误并纠正错误，同时HDB3码方便提取位定时信息。因而HDB3码作为数据传输的一种码型，应用广泛，成为ITU推荐使用的码型之一。HDB3码编译码器的实现有多种途径，常用的解决方案是应用专用的HDB3收发芯片，如选用专用E1收发芯片DS2153Q和单片机实现该码制的转换功能。本设计提供了一种利用现代EDA技术，以Cyclone系列FPGA芯片为硬件平台，以Quartus II为软件平台，以VHDL，为开发工具，适合于FPGA实现的HDB3编码器的设计方案。
